طراحی یک آشکارساز مجتمع فاز-فرکانس با توان و تاخیر بهینه، با استفاده از الگوریتم بهینه‌سازی ازدحام ذرات

چکیده: کاربرد وسیع حلقه‏های قفل شونده فاز در انواع مدارهای مخابراتی و الکترونیکی و چند منظوره بودن این مدارها، سبب شده است که طراحی بهینه آن‏ها مورد توجه پژوهشگران قرار گیرد. بی تردید توان مصرفی پایین و تاخیر کمتر از مهم‏ترین اهدافی است که در طراحی حلقه‏های قفل شونده فاز به آن پرداخته می‏شود. در این تحقیق، فرآیند طراحی و بهینه‏سازی عملکرد حلقه‌های قفل شونده فاز در سطح مدارهای مجتمع، با استفاده از الگوریتم بهینه‏سازی ازدحام ذرات پیشنهاد شده است. در روش پیشنهاد شده، به جای آزمایش‏ و شبیه‏سازی‏های مکرر و مبتنی بر روش سعی و خطا برای دست‏یابی به پارامترهای مطلوب در یک مدار مجتمع آشکارساز فاز- فرکانس، متغیرهای تاثیرگذار در عملکرد آن (که بیشتر ابعاد ترانزیستورها هستند)، به الگوریتم ازدحام ذرات ارایه و فرآیند بهینه‏سازی با این الگوریتم محقق می‏شود. نتایج به دست آمده گویای توانایی قابل توجه این روش ابتکاری در یافتن ترانزیستورهایی با بهترین ابعاد برای دست‏یابی به توان مصرفی و تاخیر بهینه، در مقایسه با روش‏های معمول طراحی است. اگرچه نتایج این تحقیق به شکل مصداقی برای آشکارساز مجتمع فاز- فرکانس ارایه شده است، اما نتایج مناسب به دست آمده، قابلیت روش ارایه شده را برای طراحی سایر مدارهای مجتمع کاربردی نشان می‏دهد.